# 基礎から学ぶ Verilog HDL & FPGA 設計

第4回

# 順序回路の設計 フリップフロップとカウンタ

中野浩嗣. 伊藤靖朗





前回(本誌 2007年8月号, pp.129-133)は, 算術論理演算 回路を設計した. 今回は, データを記憶するためのフリップフ ロップとカウンタを設計する. (筆者)

順序回路は過去の信号の入力に依存して出力が決まる回路です.そのため,順序回路では過去に入力した信号を記憶しておく必要があります.D型フリップフロップ(以下では単にフリップフロップと呼ぶ)をビットのデータを記憶するのに使います.まず,フリップフロップを Verilog HDL で設計しましょう.

# ● フリップフロップの設計

リスト1はフリップフロップの Verilog HDL記述です. 7行目のalways 文のイベント・リストは, posedge clkと negedge reset の二つからなります.ここで, posedge は立ち上がり(0から1への変化)を, negedge は立ち下がり(1から0への変化)を意味します.従って, clk が立ち上がった場合, またはreset が立ち下がった場合に次に続く文,この例ではif 文が実行されます.この

リスト1 フリップフロップのVerilog HDL 記述(ff.v)

```
1 module ff(clk,reset,d,q);
2
3    input clk,reset,d;
4    output q;
5    reg q;
6
7    always @(posedge clk or negedge reset)
8     if(!reset) q <= 0;
9     else q <= d;
10
11 endmodule</pre>
```

if 文では,!reset が1のとき(つまり, reset が0のとき), 代入文 $q \leftarrow 0$ が実行され,さもなければ, $q \leftarrow d$ が実行されます。この意味を四つの場合に分けて考えてみましょう。

● posedge clk と negedge reset が同時に発生した場合.

イベント発生後の reset は0です.従って,  $q \le 0$ が実行され, 出力値は0になります.

- posedge clkのみ発生した場合.
  reset が0のとき,出力値は0になります.reset が1
  ならば,q <= dが実行され,入力をラッチします.
- negedge reset のみ発生した場合.
  reset は0なので,clkの値に関係なく,出力値は0に
  リセットされます.
- ◆イベントが発生しない場合.gに値が代入されないので,gの値は保持されます.

以上の動作を整理すると、表1のようになります.クロックclkの立ち上がりに同期して値をラッチするため、「同期ラッチ」と呼ばれます.リセットresetの値が0だとclkに関係なく0を保持するため「非同期リセット」と呼ばれます.また、フリップフロップは図1のように表されます.

表1 フリップフロップの動作

	入力		出力
	clk	reset	đ
	-	0	0( 非同期リセット )
		1	d(入力の同期ラッチ)
	以外	1	直前の q(値の保持)




図1 フリップフロップ

KeyWord

フリップフロップ,カウンタ,非同期リセット,同期ラッチ,ノンプロッキング代入文,プロッキング代入文, 組み合わせ回路,完全同期式回路,シミュレーション実行時間,トップ・モジュール

# ● ブロッキング代入文とノンブロッキング代入文

リスト1の8行目と9行目の代入文では、「<=」を使って いますが、このような代入文を「ノンブロッキング代入文」 と呼びます.一連の並んだノンブロッキング代入文は同時 に実行されます. 例えば,

は、cの値とbの値がそれぞれbとaに同時に代入されます. 一方,前回(本誌 2007 年 8 月号, pp.129-133) 行った算術 論理演算回路などの組み合わせ回路の設計には,ブロッキ ング代入文「=」を用います.ブロッキング代入文が並んで 記述されている場合,上の行から順番に代入が行われます. 例えば,

$$b = c;$$
  
 $a = b;$ 

は、cの値がbに代入され、その後、bの値がaに代入さ れるので, a に代入されるのは c の値となります. 従って, 上のノンブロッキング代入文の場合とaに代入される値は 異なります、一般に、組み合わせ回路の論理を設計する場 合はブロッキング代入文が,順序回路の論理を設計する場 合はノンブロッキング代入文が推奨されます.

表2 2ビット・カウンタの動作

	入力			出力
clk	reset	load	inc	q
-	0	-	-	0( 非同期リセット )
	1	1	-	d( 入力の同期ラッチ )
	1	-	1	q+1( インクリメント )
	1	0	0	直前の q( 値の保持 )
以外	1	-	-	直前の q( 値の保持 )




図2 2 ビット・カウンタのブロック図

### ● 2 ビット・カウンタの設計

最も簡単な順序回路の一つであるカウンタを設計しま しょう.カウンタは2ビットの値を保持するものとし,入 力ポートとして, それぞれ1ビットのclk, reset, load,  $inc \, \mathcal{L}$  ,  $2 \, \mathcal{L}$ ットの  $d \, \mathcal{E}$ 用います . 出力ポート  $q \, \mathcal{L}$  , 現在 のカウンタの値を出力します. reset は,0のときにカウ ンタの値を0 に非同期リセットします.load が1のとき, clk の立ち上がりでdに入力されているビットの値をラッ チします.incが1のとき,clkの立ち上がりでカウンタ の値を1増やします(インクリメント). 従って, inc が1 のとき,出力される値は,00 01 10 11 00 ...と 変化を繰り返します.loadとincが両方とも0のときは, gの値は変わりません.loadとincが両方とも1になるこ とはないものとします.表2は以上の動作をまとめたもの です.

フリップフロップと組み合わせ回路を用いて,カウンタ を設計できます.記憶する必要があるのは2ビットの値な ので,二つのフリップフロップを用いることにします,図 2はそのブロック図です.カウンタの入力 clk と reset は,それぞれ二つのフリップフロップのclkとresetに 直結します.また,カウンタの2ビットの出力 q(q[0]と q[1])は, 二つのフリップフロップの出力 g に接続します. 二つのフリップフロップに入力する値 do と d1 を , clk の 立ち上がりごとにフリップフロップがラッチします.この d0 と d1 の値を決める組み合わせ回路を設計する必要があ ります.この組み合わせ回路の入力は,カウンタへの入力 load , inc , d(d[0]とd[1]), および , フリップフロッ プの出力 q [0] と q [1] です.これら 6 ビットの値から d0 とd1 が決定されます. 従って, d0 とd1 は, load, inc, d[0],d[1],q[0],q[1]の論理式で表せます.以下は その論理式です.

$$d0 = (\overline{load} \quad \overline{inc} \quad q[0]) \quad (load \quad d[0])$$

$$(inc \quad q\overline{[0]})$$

$$d1 = (\overline{load} \quad \overline{inc} \quad q[1]) \quad (load \quad d[1])$$

$$(inc \quad (q[0] \oplus q[1]))$$

この論理式が正しいことを do について確認してみます. loadとincが両方とも0のとき, d0 = q[0]なので, clk の立ち上がりで q [0] の値は変わりません.load が1 のとき, d0 = d[0] なので, q[0] の値はd[0] となりま す. inc 1 のとき, d0 = q[0] なので, q[0] の値は反

転します.以上より, do の値が正しく設定され, q[0]の 値が意図した通りに変化することが分かります. d1 の値が 正しく設定されていることも容易に確認できます. 図2の 組み合わせ回路をこの論理式の通りに設計することにより、 2ビット・カウンタが完成します.

以上を踏まえて, Verilog HDLで2ビット・カウンタを 設計します. リスト2 はその Verilog HDL 記述です.8行 目と9行目でフリップフロップ ff をインスタンス化しま す.フリップフロップのポートdに接続されるのは,6行 目で宣言されたネットd0とd1です.このd0とd1の値が 11行目と12行目のassign文で,前の論理式の通りに決 定されています.

図2の2ビット・カウンタは,フリップフロップのclk と reset が外部からの入力 clk( グローバル・クロック) とreset(グローバル・リセット)に直結しています.従っ て,二つのフリップフロップの同期ラッチは同時に起こり ます、非同期リセットも同時に起こります、このような順 序回路を「完全同期式回路」と呼びます. 完全同期式回路 は、信号の伝搬遅延などの微妙なタイミングを考慮する必 要がなく,設計が容易になりバグが発生しなくなります. 本連載のCPUは完全同期式回路として設計します.

# ● 多ビット・カウンタ

上の2ビット・カウンタの設計では,各フリップフロッ プの入力 dの論理を求めました.この方法では,ビット数 が増えると組み合わせ回路が複雑になってしまい、設計が 困難になります.実は,抽象的な記述によりカウンタを簡 単に設計できます.

リスト3はカウンタの Verilog HDL 記述です.1行目お よび4~6行目はモジュール名と入力ポート・出力ポート

# リスト2 2 ビット・カウンタのVerilog HDL 記述(counter2.v)

```
module counter2(clk, reset, load, inc, d, q);
     input clk, reset, load, inc;
     input [1:0]d;
     output [1:0]q;
     wire d0.d1:
8
     ff ff0(.clk(clk),.reset(reset),.d(d0),.q(q[0]));
    ff ff1(.clk(clk),.reset(reset),.d(d1),.q(q[1]));
10
11
    assign d0=(~load & ~inc & q[0]) | (load & d[0]) | (
          inc & ~q[0]));
     assign d1=(~load & ~inc & q[1]) | (load & d[1]) | (
12
          inc & (q[0]^q[1]));
13
    endmodule
14
```

の宣言です.2行目のparameter文で,Nがデフォルト値 16をとるパラメータであることを宣言しています.このモ ジュールをインスタンス化するときに,Nの値を指定でき ます.インスタンス化するときに指定しなければ,Nの値 はデフォルト値の16となります、指定の方法は後で述べま す.

9行目から始まる always 文で, qの値を決定していま す. reset が0のときはg <= 0 が, load が1のときはg <= dが, incが1のときは q<=q+1が実行されます. 従って, σの値を正しく設定していることは明らかでしょ う、このような抽象的かつ平易な記述により、16個のフ リップフロップを持つ16ビット・カウンタを設計できます.

# ● カウンタのシミュレーション

カウンタの動作を確認するためにシミュレーションをし てみましょう.前回と同様に,Sourcesウィンドウ内を右 クリックし,「New Source」を選択します.すると,新規 ソース・ファイル作成ウィザードが表示されます.ここで, 「Verilog Module」を選択し, File Nameを「counter\_tb」 として,ファイル counter tb.v を作成します.そして, リスト4のテストベンチの Verilog HDL 記述を入力し ます.

**リスト**4の4~7行目は,カウンタ・モジュールに接続 する入力信号のレジスタ宣言,出力信号のネット宣言,そ してカウンタのモジュール・インスタンス化をしています. 9行目から13行目は,クロックclkを設定します.ま ず,10行目で初期値を0にして,11行目と12行目の forever 文でその後の値の変化を記述します. forever 文は同じ文を繰り返し実行するときに用います、この場合 は,50単位時間待ち,値を反転するという動作をシミュ

レーションの最後まで繰り返すという意味となります、1

#### リスト3 カウンタのVerilog HDL 記述(counter.v)

```
module counter(clk.reset.load.inc.d.g):
      parameter N=16:
      input clk, reset, load, inc;
      input [N-1:0]d;
      output [N-1:0]q;
      reg [N-1:0]q;
      always @(posedge clk or negedge reset)
10
        if(!reset)q <=0;</pre>
         else if(load)q<=d;</pre>
11
         else if(inc)q<=q+1;</pre>
12
13
    endmodule
14
```

行目で1単位時間を1nsと定義しているので,50nsごとに clk の値が反転します.従って,clk の周波数は1/100ns ということになり, 開始から50ns, 150ns, 250ns, 350ns, ...と,100nsごとにclkの立ち上がりが発生します.16行 目以降ではそのほかの信号 reset , load , inc , dの値を 設定しています、最初はすべての信号の値が0です、100ns 後に reset だけ1となり、ほかの信号の値は変化しませ ん. さらに100ns後に, inc が1となります. 以下同様に, 記述された通り信号の値が変化します.

このテストベンチを用いて、カウンタのシミュレーショ ンを行い,動作を確認しましょう、今回は,シミュレー ション実行時間を設定します. Processes ウィンドウの

# リスト4 カウンタのテストベンチの Verilog HDL 記述

(counter tb.v)

```
'timescale 1ns / 1ps
   module counter tb;
    reg clk, reset, load, inc;
    reg [15:0]d;
5
    wire [15:0]a:
    counter counter0(.clk(clk),.reset(reset),
         .load(load),.inc(inc),.d(d),.q(q));
8
9
     initial begin
10
        clk=0.
11
        forever
           #50 clk=~clk;
12
13
14
      initial begin
15
        reset=0;load=0;inc=0;d=16'h0000;
16
17
        #100 reset=1;
18
        #100 inc=1:
19
        #300 inc=0;load=1;d=16'h1234;
20
        #100 inc=1;load=0;d=16'h0000;
21
        #500 reset=0;
22
      end
23
   endmodule
2.4
```

# **3** シミュレー ション実行 時間の設定




「Simulation Behavioral Model」を右クリックし、表示さ れたメニューの「Properties...」を選択します. すると, 「ISE Simulator Properties」のウィンドウが表示されるの で, Simulation Run Timeを「1200ns」に設定します(図 3).「OK ]ボタンをクリックしてこのウィンドウを閉じま す.ここで設定した時間まで,または最後に信号の値が変 化する時間までシミュレーションが行われます、そして、 前回行った通りに, Processes ウィンドウの「Simulate Be havioral Model」をダブルクリックすれば、シミュレーショ ンを行えます. 図4はシミュレーション結果です.550ns 後にdの値16'h1234がgにロードされ,それ以降の立ち 上がりごとにqの値が1増加していることが分かると思い ます.

### ● カウンタの FPGA ボードを用いた動作確認

次に、「Spartan-3E スタータ・キット」の FPGA ボード でカウンタの動作を確認してみましょう、ここでは、カウ ンタをアップカウンタとして使い、押しボタン・スイッチ を押すごとにカウントアップし,カウンタの値を8個の LED で表示する回路を作成します.

連載第1回(本誌2007年4月号,pp.105-114)で全加算器 の動作を確認したときは, fa.vに対して直接ピンを割り 当てました.今回は,別途モジュールを作成し,カウンタ counter.vをそのモジュール内でインスタンス化し,下 位モジュールとする方法を用います、ピン割り当てはこの モジュールに対して行うことになります.

最初にモジュールを作成します.いつもの手順で, counter top.vをVerilog Moduleとして作成します. このモジュールでは、基本的にモジュールのインスタンス 化と配線のみを行います.**リスト**5はこのモジュールの Verilog HDL記述です.入力ポート BTN NORTH, BTN\_EAST, BTN\_WEST, BTN\_SOUTH は後でピン割り当 てを行い, FPGA ボードのプッシュ・スイッチに接続しま す.接続したプッシュ・スイッチを押したときに,入力



文 4 カウンタのシミュレー ション波形

ポートの値が1になります、そして、値に従って点灯・消 灯させるように,出力ポートLEDはFPGAボードのLED に接続します、5行目はカウンタのモジュール・インスタ ンス化をしています.

リスト3では,16ビット・カウンタでしたが,ボードの LED は8個しかないので,8ビット・カウンタにします. そこで, モジュール名とインスタンス名の間に#(数値)と 記述することで、パラメータの値を指定します、この場合、 モジュール counter のパラメータ N の値が 8 となります. パラメータが複数ある場合は#(数値1,数値2,...)と記述 することでその値を指定できます、入出力ポートに関して, クロック clk は BTN EAST に接続します.また,リセッ トreset は0のときにリセットが実行されるように設計し ました.BTN SOUTHに接続したプッシュ・スイッチを押し たときにリセットが実行されるよう論理を反転して接続し ています.また,BTN NORTHをload,BTN WESTをinc に接続し,値8'h55をdに入力します.

load が1のとき clk の立ち上がりが起こるとdの値が カウンタにロードされます.BTN NORTHに接続したプッ シュ・スイッチを押した状態で,BTN EAST に接続した プッシュ・スイッチを押すと,カウンタの値が8'h55に セットされます. また inc が1のとき, clk の立ち上がり でカウンタをインクリメントします.従って,BTN WEST に接続したプッシュ・スイッチを押した状態で、 BTN EASTに接続したプッシュ・スイッチを押すとカウン タ値がインクリメントされます.カウンタの出力 g は出力 ポート LED に接続します.

モジュール counter top.v を作成後,このモジュール




図 5 トップ・モジュー ルの設定

をトップ・モジュールに設定します、トップ・モジュール は,回路の階層構造の根となるモジュールです.トップ・ モジュールの入出力ポートが FPGA のピンに接続されます. トップ・モジュールとして設定するため, Sources ウィン ドウの上部のリストから「Synthesis/Implemen tation」を選択し, counter top(counter top.v)を 右クリックし「Set as Top Module」を選択します(図5).

次に,ピン割り当ての設定をするためにユーザ制約ファ イルを作成し,モジュールに関連付けをします.連載第1 回で説明した方法で,Spartan-3Eスタータ・キット用の ユーザ制約ファイル counter top.ucf を作成し,リス ト6を入力します.このとき ISE WebPACKでは,1プロ ジェクトの中にユーザ制約ファイルは一つしか追加できな いことに注意します.従って,別のユーザ制約ファイルが すでにプロジェクトにある場合は,今あるユーザ制約ファ イルをプロジェクトから削除してから新しく追加する必要 があります.

# リスト5 トップ・モジュールの Verilog HDL 記述 (counter top.v)

module counter top (BTN NORTH, BTN EAST, BTN WEST, BTN SOUTH, LED) input BTN NORTH, BTN EAST, BTN WEST, BTN SOUTH; output [7:0] LED;

counter#(8)counter0(.clk(BTN\_EAST), .reset(~BTN SOUTH),.load(BTN NORTH), .inc(BTN\_WEST),.d(8'h55),.q(LED));

# リスト6 トップ・モジュールのユーザ制約ファイル

(counter top.ucf; Spartan-3E スタータキット用)

```
#PUSH SWITCH
    NET"BTN NORTH" LOC = "V4" | TOSTANDARD =
       LVTTL | PULLDOWN:
    NET"BTN EAST" LOC = "H13" | IOSTANDARD =
       LVTTL | PULLDOWN;
    NET"BTN WEST" LOC = "D18" | IOSTANDARD =
       LVTTL | PULLDOWN;
    NET"BTN SOUTH" LOC = "K17" | IOSTANDARD =
       LVTTL | PULLDOWN;
    NET"LED<7>" LOC = "F9" | IOSTANDARD =
       LVTTL | SLEW = SLOW | DRIVE = 8;
    NET"LED<6>" LOC = "E9" | IOSTANDARD =
       LVTTL | SLEW = SLOW | DRIVE = 8;
1.0
   NET"LED<5>" LOC = "D11" | IOSTANDARD =
       LVTTL | SLEW = SLOW | DRIVE = 8;
11 NET"LED<4>" LOC = "C11" TOSTANDARD =
       LVTTL|SLEW = SLOW|DRIVE = 8:
   NET"LED<3>" LOC = "F11" | TOSTANDARD =
12
       LVTTL|SLEW = SLOW|DRIVE = 8:
   NET"LED<2>" LOC = "E11" | IOSTANDARD =
13
       LVTTL | SLEW = SLOW | DRIVE = 8;
    NET"LED<1>" LOC = "E12" | IOSTANDARD =
       LVTTL | SLEW = SLOW | DRIVE = 8;
    NET"LED<0>" LOC = "F12" | IOSTANDARD =
       LVTTL | SLEW = SLOW | DRIVE = 8;
```

# リスト7 トップ・モジュールのユーザ制約ファイル

(counter\_top.ucf; Spartan-3A スタータキット用)

#PUSH SWITCH 2 NET"BTN NORTH" LOC = "T4" | IOSTANDARD = LVTTL | PULLDOWN: NET"BTN EAST" LOC = "T16" | IOSTANDARD = I VTTI | PULLDOWN: NET"BTN WEST" LOC = "U15" | IOSTANDARD = T.VTTI. | PUITIDOWN: NET"BTN SOUTH" LOC = "T15" | IOSTANDARD = LVTTL | PULLDOWN: NET"LED<7>"LOC = "W21" | TOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4; NET"LED<6>"LOC = "Y22" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4; NET"LED<5>"LOC = "V20" | IOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4; NET"LED<4>"LOC = "V19" | TOSTANDARD = 11 LVTTL | SLEW = QUIETIO | DRIVE = 4; 12 NET"LED<3>"LOC = "U19" | TOSTANDARD = LVTTL | SLEW = QUIETIO | DRIVE = 4; 13 NET"LED<2>"LOC = "H20" LOSTANDARD = LVTTL|SLEW = QUIETIO|DRIVE = 4: NET"LED<1>"LOC = "T19" | IOSTANDARD = 14 LVTTL | SLEW = OUTETTO | DRIVE = 4: NET"LED<0>"LOC = "R20" | IOSTANDARD = LVTTL|SLEW = QUIETIO|DRIVE = 4;





図6 カウンタの値を点灯するLED 2進8桁のカウンタの値をLEDの点灯で表している.点 灯が1で消灯が0.

また, リスト7はSpartan-3A スタータ・キット用のユー ザ制約ファイルです. Spartan-3A スタータ・キットは, Spartan-3E スタータ・キットより大規模のFPGA「XC3S700A-FG484」を搭載しています.ボードの構成の変更はほとん どなく、ピン割り当てだけが異なります、ピン割り当ての 詳細はSpartan-3E スタータキット・ボードユーザーガイド (1), または, Spartan-3A スタータキット・ボードユーザー ガイド(2)を参照ください.

連載第1回で説明した手順でビット・ファイル counter top.bit を作成し,このビット・ファイルを FPGA にダウンロードします.ダウンロードが完了したら, 現在のカウンタの値が2進数でLEDに表示されます(図6). 図7の左側のプッシュ・スイッチを押した状態(つまり,



#### 図7 プッシュ・スイッチ

左側のスイッチを押しながら右側のスイッチを押すとカウント アップし、上側のスイッチを押しながら右側のスイッチを押すと カウント値に8'h55がセットされる.また,下側のスイッチを 押すとカウント値が0にリセットされる.

inc=1)で右側のプッシュ・スイッチを押す(つまり,clk の立ち上がり)とカウンタの値が増えます.上側のプッ シュ・スイッチを押した状態(つまり, load=1)で右側の プッシュ・スイッチを押すと,カウンタの値が8'h55,つ まり,2進数で8'b01010101になります.また,下側の スイッチを押すと, reset が0になるので,カウンタの値 が0にリセットされ、全LEDが消灯します、一度スイッチ を押しただけなのに,複数回カウントしたようにLEDの点 灯が変化することがあります、これは、スイッチが切り替 わるごく短い時間に,何度もON/OFFが繰り返されるチャ タリングと呼ばれる動作が原因です.このチャタリングを 防ぐ方法は,次回以降に説明します.

次回は,ステート・マシンを設計します.

#### 参考・引用\*文献

- (1) Spartan-3E スタータキットボードユーザーガイド. http://japan.xilinx.com/bvdocs/userguides/ug230.pdf
- (2) Spartan-3A スタータキットボードユーザーガイド. http://japan.xilinx.com/bvdocs/userguides/ug330.pdf

なかの・こうじ いとう・やすあき 広島大学大学院工学研究科

#### <著者プロフィール> -

中野浩嗣.1992年大阪大学大学院博士後期課程修了.工学博 士.一つの民間企業,二つの大学を経て,2003年より,広島大 学教授.

伊藤靖朗.2003年北陸先端科学技術大学院大学博士前期課程修 了. 現在, 広島大学助教.